102/1 學期，於「子五Ａ」教學之基本資訊
| 代號與教師 | 開課代號：DEC1098A905，任課教師：高政平 |
| 相關網址 | |
| 評分準則 | 平時成績 33%，期中考評 33%，期末考評 % (僅做參考) |
| 系統備註 | 「授課進度」... 等，教師已確認 |
| 教學進度 |
| 課程名稱 | 基礎積體電路佈局 |
| 部別學制系科 | 日間部，五專，電子工程科 |
| 學分時數 | 選修，學分 3.0，時數 3.0 |
| 分類 | 分類代號 D，分類名稱：校訂選修 |
| 代號與教師 | 開課代號：DEC1098A905，任課教師：高政平 |
| 相關網址 | |
| 評分準則 | 平時成績 33%，期中考評 33%，期末考評 % (僅做參考) |
| 系統備註 | 「授課進度」... 等，教師已確認 |
| 週次 起訖日 |
校務摘要 | 課程進度 |
| 一 1020915 1020921 |
16日 開學，上午註冊第三節正式上課 19日 中秋節 |
宣導尊重智慧財產權，不使用影印本教科書。 課程簡介 |
| 二 1020922 1020928 |
26日 期初教務會議 28日 教師節 |
1.導體,絕緣體,半導體 2. PN材料及電性 3.高低濃度PN材料 |
| 三 1020929 1021005 |
1. Enhanced NMOS及PMOS結構及電氣特性 | |
| 四 1021006 1021012 |
第一次月考週 10日國慶日 |
1. NMOS製程VS光罩 2. CMOS製程VS光罩 |
| 五 1021013 1021019 |
1.CMOS製程VS光罩 | |
| 六 1021020 1021026 |
1. Latch up成因及防治 2. substrate contact及substrate 偏壓 3. Guarding | |
| 七 1021027 1021102 |
28日期中教學評量開始 | 1. CMOS NOT Gate Layout 2. Design Rule閱讀 |
| 八 1021103 1021109 |
8日期中教學評量結束 | 1. Design Rule閱讀 |
| 九 1021110 1021116 |
期中考週 | 期中考 |
| 十 1021117 1021123 |
21日 期中教務會議 22日 校慶 |
1. Design Rule閱讀 |
| 十一 1021124 1021130 |
1. Linux環境及介紹及使用 2. Laker Tool使用操作 | |
| 十二 1021201 1021207 |
1. CMOS NOT Gate Layout with Laker | |
| 十三 1021208 1021214 |
1. DRC ERC LVS Concept 2. Calibre Tool 使用 | |
| 十四 1021215 1021221 |
第二次月考週 | 1. MOS Source Drain 共用 2. NOT NAND NOR AOI AMD OR 柱狀圖 |
| 十五 1021222 1021228 |
1. 電路圖 vs 柱狀圖 vs Layout圖 | |
| 十六 1021229 1030104 |
30日期末教學評量開始 1日 元旦 |
1. NAND Gate Layout 及 post layout check |
| 十七 1030105 1030111 |
10日期末教學評量結束。 | 1. Full custom 及 cell based layout 2 placement and routing concept |
| 十八 1030112 1030118 |
期末考週 | 1.期末考 |