課程資訊

課程名稱	數位系統設計
部別學制系科	日間部，四技，電機工程系
學分時數	選修，學分 3.0，時數 3.0
分類	分類代號 L，分類名稱：專業選修

99/1 學期，於「電四孝」教學之基本資訊

代號與教師	開課代號：DEE4096B716，任課教師：連誠賢
相關網址
評分準則	平時成績 40%，期中考評 30%，期末考評 % (僅做參考)
系統備註	「授課進度」... 等，教師已確認

99/1 學期，於「電四孝」教學之預定進度

週次 起訖日	校務摘要	課程進度
十八 1000102 1000108	3~7日期末考週	Verilog HDL。 期末考
一 990905 990911	6日開學，上午註冊第三節正式上課 6日開學，進修部註冊第二節正式上課	宣導尊重智慧財產權，不使用影印本教科書。 CMOS邏輯族系、界面問題
二 990912 990918	16日期初教務會議	CMOS邏輯族系、界面問題
三 990919 990925	22日中秋節放假	算術運算電路設計
四 990926 991002	28日教師節	算術邏輯單元
五 991003 991009	第一次月考週	同步序向電路設計
六 991010 991016	10日國慶日	同步序向電路設計
七 991017 991023		狀態化簡
八 991024 991030		狀態化簡
九 991031 991106	1~5日期中考週	非同步基本模式序向電路設計與分析。 期中考
十 991107 991113	11日期中教務會議 12日校慶	非同步基本模式序向電路設計與分析
十一 991114 991120	17日校務會議	資料處理單元設計與執行
十二 991121 991127		資料處理單元設計與執行
十三 991128 991204		控制單元設計與執行
十四 991205 001211	第二次月考週	測試向量產生方法
十五 991212 991218		可測試電路設計
十六 991219 991225	25日行憲紀念日	Verilog HDL
十七 991226 1000101	1日開國紀念日	Verilog HDL